智驱设计 芯构智能(AI+EDA For AI)| 2025芯和半导体用户大会隆重举行

多客科技

作者：微信文章
XTUG 2025

2025年10月31日，2025芯和半导体用户大会在上海隆重举行，本届大会以“智驱设计，芯构智能（AI+EDA For AI）”为主题，聚焦AI大模型与EDA深度融合，共同探索人工智能时代“从芯片到系统”的硬件设计创新与生态共建新范式。



Part.1

XTUG2025 主论坛



上海市浦东新区科技和经济委员会主任汪潇、上海交通大学集成电路学院常务副院长郭小军出席大会并致辞。两位嘉宾特别祝贺芯和半导体成为首家斩获工博会 CIIF 大奖的国产EDA，高度认可芯和过去一年的发展，精准把握从芯片向系统升级的EDA行业趋势，引入AI+EDA的STCO创新设计范式，彰显国家级专精特新企业担当与引领作用。同时，他们寄语芯和半导体持续发力，为助力中国 AI 基础设施实现安全稳定运行、推动科技自立自强贡献力量。

芯和半导体创始人、总裁代文亮博士在主题演讲中，深度解读 EDA 与 AI 融合的行业趋势。他指出，随国务院《关于深入实施 “人工智能 +” 行动的意见》落地，半导体行业正迎全方位变革：

一方面，AI 大模型训推需求爆发，而摩尔定律放缓使单芯片性能提升受限，Chiplet 先进封装成延续算力增长关键，倒逼 EDA 工具从单芯片设计拓展至封装级协同优化，具备跨维度系统级设计能力；

另一方面，AI 数据中心设计已成覆盖异构算力、高速互连、供电冷却的复杂系统工程，EDA 行业需通过技术重构与生态整合，推动设计范式从 DTCO 升级为全链路 STCO，实现从芯片到系统的能力跃迁。

代博士同时宣布，面对这些挑战，芯和EDA将全力推进“为AI而生”的战略定位，从EDA FOR AI和AI+EDA 双线并进：

EDA FOR AI: 凭借在 Chiplet、封装与系统领域的长期积淀及多物理场仿真分析的技术优势，芯和半导体已在 “从芯片到系统全栈 EDA” 领域建立先发优势，全方位支撑AI算力芯片、AI 节点 Scale-Up 纵向扩展与 AI 集群 Scale-Out 横向扩张，保障 AI 算力稳定输出。

AI+EDA: 更令人惊喜的是，芯和首次在EDA中加入了“XAI 智能辅助设计” 核心底座，从建模、设计、仿真、优化等多方面赋能，推动 EDA 从传统 “规则驱动设计” 演进为 “数据驱动设计”，大幅提升设计效率，标志着国产EDA正式跨入AI时代。

芯和半导体的多位重磅用户代表和合作伙伴，从AI硬件产业的上下游和产学研相结合的范畴，为我们描绘了整个国内AI生态圈发展的全貌。从IP专家芯原，到芯片IDM村田，从系统设计公司联想，到晶圆制造厂新锐芯联微，从高校集成电路科研领先单位浙江大学，最终闭环到赋能整个AI生态圈的基石——国产EDA的代表芯和半导体。

在主论坛压轴环节，芯和半导体正式发布Xpeedic EDA 2025 软件集，涵盖三大核心平台 ——Chiplet 先进封装设计平台、封装 / PCB 全流程设计平台、集成系统仿真平台，全面对标AI硬件设施设计从芯片级、节点级到集群级的算力、存储、供电和散热挑战，并通过六大行业解决方案 ——Chiplet 先进封装解决方案、射频解决方案、存储解决方案、功率解决方案、数据中心解决方案、智能终端解决方案实现全方位部署和落地。



Part.2

XTUG2025 技术分论坛



大会技术分论坛环节涵盖了算力（AI HPC）、互连（5G 射频与网络互连）两条主线。AI Chiplet 先进封装论坛围绕AI芯片的Chiplet架构和先进封装异构集成，燧原分享了 AI 芯片封装散热难题解决方案，中兴微探讨光电共封相关技术，华进阐述先进封装助力 AI 系统集成路径，芯德介绍先进封测赋能 AI 算力芯片实践，云天分享 TGV 设计诀窍；高速高频互连论坛中，万里眼、芯成汉奇、一博科技、OPPO、烽火通信、中兴通讯分别从测试仪器、存储、PCB 系统、智能终端、数据中心角度，探讨如何助力 AI 算力实现 Scale-Up 与 Scale-Out 的相关经验；同时，来自清华、上海交大等国内集成电路顶级科研团队，分享了更多与芯和产学研合作的前沿开发成果。

分论坛A：AI Chiplet先进封装

分论坛B：高速高频互连

Part.3

XTUG2025 生态合作伙伴区



除此之外，大会现场的EDA生态展示区里，芯和携手芯原股份、村田中国、万里眼、一博科技、概伦电子、奇异摩尔、行芯、晟联科、思尔芯等多家生态合作伙伴，展示了协同优势，助力中国集成电路产业攻克关键技术、构建完善生态，为推动高水平科技自强注入 AI 新动能！